DOCUMENT-IDENTIFIER: JP 11251912 A

TITLE: DIGITAL/ANALOG CONVERTER AND CURRENT SOURCE CIRCUIT

<u>Abstract Text</u> (2):

SOLUTION: This <u>current source</u> circuit composed of a <u>first current mirror</u> circuit 311 for duplicating a reference current, a <u>second current mirror</u> circuit 312 which is a current mirror circuit for duplicating a <u>constant current</u> outputted by the <u>first current mirror</u> circuit 311 and constituted of the transistor of the conducting type of a polarity opposite to the transistor for constituting the first current circuit 311 and a switching circuit 319 for opening/short-circuiting the <u>constant current</u> input terminal of the <u>second current mirror</u> circuit 312 and a power source terminal by digital signals is used in this <u>D/A</u> converter. Thus, since the number of the elements of voltage formation serially connected between the power source and the ground is reduced from conventional three to two, a power supply voltage required for securing the operation of the <u>current source</u> circuit is reduced.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-251912

(43)公開日 平成11年(1999)9月17日

(51) Int.Cl. ⁶		識別記号	FΙ	
H03M	1/68		H 0 3 M	1/68
	1/74			1/74

審査請求 未請求 請求項の数6 OL (全 8 頁)

(21)出願番号	特願平10-47336	(71)出願人	000005108
			株式会社日立製作所
(22)出願日	平成10年(1998) 2月27日		東京都千代田区神田駿河台四丁目6番地
		(72)発明者	市来 周蔵
			東京都小平市上水本町五丁目20番1号 株
			式会社日立製作所半導体事業部内
		(74)代理人	弁理士 髙橋 明夫 (外1名)


(54) 【発明の名称】 ディジタル・アナログ変換器及び電流源回路

(57)【要約】

【課題】電源の低電圧化が可能な電流源回路による新規のD/A変換器を提供すること。電源の低電圧化が可能な新規の電流源回路を提供すること。

【解決手段】基準電流を複製する第1のカレントミラー回路と、第1のカレントミラー回路が出力する定電流を複製するカレントミラー回路であって第1のカレントミラー回路を構成するトランジスタとは反対極性の導電形のトランジスタによって構成した第2のカレントミラー回路と、第2のカレントミラー回路の定電流入力端子と電源端子の間をディジタル信号によって開放・短絡するスイッチング回路とからなる電流源回路をD/A変換器に用いる。

図 1



【特許請求の範囲】

【請求項1】 少なくとも1個の電流源回路を有し、当 該電流源回路の定電流出力の有無をディジタル信号に対 応して選択することによってアナログ信号を得るディジ タル・アナログ変換器において、

1

前記電流源回路は、アナログ信号値を定める基準電流を 複製する第1のカレントミラー回路と、第1のカレント ミラー回路が出力する定電流を複製する回路であって第 1のカレントミラー回路を構成するトランジスタとは反 対極性の導電形のトランジスタによって構成した第2の 10 多くがマイクロプロセッサやゲートアレイなど他の回路 カレントミラー回路と、第2のカレントミラー回路の定 電流入力端子と電源端子の間をディジタル信号に対応し て開放・短絡するスイッチング回路とを備えてなること を特徴とするディジタル・アナログ変換器。

【請求項2】 前記電流源回路を行列のマトリクス状に 配置した電流マトリクスと、電流源回路の定電流出力の 有無の選択を行列の交点の個々に行なう手段とを有して いることを特徴とする請求項1に記載のディジタル・ア ナログ変換器。

【請求項3】 前記電流源回路は、出力する定電流の電 20 流値がディジタル信号の個々のビットの重みに対応して 設定されている重み付き電流源回路であることを特徴と する請求項1に記載のディジタル・アナログ変換器。

【請求項4】 前記重み付き電流源回路は、第2のカレ ントミラー回路の出力側を構成するトランジスタの個数 が重みに応じて定められていることを特徴とする請求項 3に記載のディジタル・アナログ変換器。

【請求項5】 ディジタル信号の上位ビットを入力ディ ジタル信号とする請求項2に記載のディジタル・アナロ グ変換器と、当該ディジタル信号の下位ビットを入力デ ィジタル信号とする請求項3に記載のディジタル・アナ ログ変換器と、双方の変換器が出力するアナログ信号を 合成する手段とからなることを特徴とする請求項1に記 載のディジタル・アナログ変換器。

【請求項6】 定電流を複製する第1のカレントミラー 回路と、第1のカレントミラー回路が出力する定電流を 複製する回路であって第1のカレントミラー回路を構成 するトランジスタとは反対極性の導電形のトランジスタ によって構成した第2のカレントミラー回路と、第2の カレントミラー回路の定電流入力端子と電源端子の間を 開放・短絡するスイッチング回路とを備えてなることを 特徴とする電流源回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電流源回路を利用 してディジタル信号をアナログ信号に変換するディジタ ル・アナログ変換器、特に半導体集積回路装置に適用し*

VDD = Vds1 + Vds2 + Vout

* て好適なディジタル・アナログ変換器に関する。 [0002]

【従来の技術】ディジタル・アナログ変換器(以下「D /A変換器」という)は、情報機器の中で、制御系、表 示系、映像・音声系などに幅広く用いられる。一方、近 年、各種の情報機器が市場に投入され、同機器に使用す る半導体集積回路装置、特にLSIが盛んに開発されて いる。最近は、システムそのものを1チップに納めたシ ステムLSIのニーズが高まっており、D/A変換器の と共にシステムLSIの中に登載されるようになってき た。

【0003】こうしたシステムLSIは、大規模化が著 しく、高性能・多機能化、小型化、低消費電力化などの 要求が強い。そのため、製造プロセスは、微細化の一途 を辿っている。しかし、微細化は素子の耐圧減少を伴 う。そのため、LSIの電源電圧は、携帯用途に限ら ず、3V近辺、更にはそれよりも低くせざるを得ない状 況になってきている。

【0004】一般的なD/A変換器の例として、ディジ タル信号に応じて電流を選択することによってアナログ 信号を出力する電流選択型がある〔例えば電子情報通信 学会信学技報、第CAS95―53、IDC95―12 6号第55頁~第60頁(1995年9月)参照〕。

【0005】電流選択型のD/A変換器を構成する電流

源回路の例を図7に示す。MOS(Metal Oxide Semico nductor)トランジスタ301は、電流源となるもので、安 定化した電圧VBUにバイアスされてドレイン電流である 定電流 I を出力する。MOSトランジスタ302,303は、 30 差動電流スイッチを形成するもので、端子308に与える ディジタル信号Dに応じて定電流Iの流れる方向を切り 換え、一方の負荷抵抗621に正相のアナログ信号を発生 し、他方の負荷抵抗622に逆相のアナログ信号を発生す

【0006】このような電流源回路の複数がD/A変換 のビット数に応じて用意され、各電流源回路が端子60 3、604に接続されてD/A変換器が構成される。このと き、定電流 I の各電流源回路間の精度は、ビット数が大 きくなるに従って高くすることが要求される。即ち、M OSトランジスタ301のドレイン電流のばらつきを厳し く抑えることが要求される。

【0007】MOSトランジスタ301のドレイン・ソー ス間電圧を Vds1、MOSトランジスタ302,303のドレ イン・ソース間電圧をVds2、負荷抵抗621に発生するア ナログ信号の最大振幅をVoutとすると、電源電圧VD Dは、式(1)となる。

[0008]

\cdots (1)

MOSトランジスタの一般的特性から、電流源となるM ※ばらつきを抑えるために、そのゲート・ソース間電圧を OSトランジスタ301のドレイン電流の電流源回路間の ※50 高くし、ドレイン・ソース間電圧 Vds1を高くする必要

40

がある。また、MOSトランジスタ302,303が差動電流 スイッチを形成するために、ドレイン・ソース間電圧V ds2は、動作する側のトランジスタが飽和領域の状態を 維持するよう高くする必要がある。更に、最大振幅Vou tは、システムの要求によって設定され、例えば1Vが 要求されることが多く、通常は自由に定めることはでき ない。

【0009】このような3電圧の電源・接地間の直列接 続によって電源電圧VDDが定まるため、その電源電圧 を下げるには限界がある。そのため、D/A変換器の搭 載がシステムLSIの電源電圧低減に限界を与えるとい う問題点があった。

[0010]

【発明が解決しようとする課題】本発明の主たる目的 は、前記従来技術の前記問題点を解決し、電源の低電圧 化が可能な電流源回路による新規のD/A変換器を提供 することにある。

【〇〇11】本発明の別の目的は、電源の低電圧化が可 能な新規の電流源回路を提供することにある。

[0012]

【課題を解決するための手段】本発明の前記課題は、ア ナログ信号値を定める基準電流を複製する第1のカレン トミラー回路と、第1のカレントミラー回路が出力する 定電流を複製する回路であって第1のカレントミラー回 路を構成するトランジスタとは反対極性の導電形のトラ ンジスタによって構成した第2のカレントミラー回路 と、第2のカレントミラー回路の定電流入力端子と電源 端子の間をディジタル信号によって開放・短絡するスイ ッチング回路とからなる電流源回路をD/A変換器に用 いることによって効果的に解決することができる。その ような手段を採用すれば、電流源回路において電源と接 地の間に直列に接続される電圧は、一方が第1のカレン トミラー回路の出力側トランジスタと第2のカレントミ ラー回路の入力側トランジスタのそれぞれのドレイン・ ソース間電圧の2電圧、他方が第2のカレントミラー回 路の出力側トランジスタのドレイン・ソース間電圧と負 荷抵抗における最大振幅の2電圧となり、従来の3電圧 が2電圧に減少するからである。

【〇〇13】このように直列接続の電圧数が低減される ことから、従来に比べてより低い電源電圧から定電流を 得ることができる電流源回路、即ち定電流動作領域を拡 大した電流源を得ることができる。

[0014]

【発明の実施の形態】以下、本発明に係るD/A変換器 及び電流源回路を幾つかの図面に示した実施例による発 明の実施の形態を参照して更に詳細に説明する。なお、 図1~図7における同一の記号は、同一物又は類似物を 表示するものとする。

[0015]

を図1に示す。同図において、101は、基準電流 I refを 生成する基準電流源(詳細を後述する)、311は、nM OSトランジスタ333,334を用いた基準電流 I refを複 製する第1のカレントミラー回路、312は、pMOSト ランジスタ335,336を用いたカレントミラー回路311が 出力する定電流 I o1を複製する第2のカレントミラー回 路、331は、カレントミラー回路312が出力するオン・オ フの制御を受けた定電流 Io2が供給される負荷抵抗、31 9は、pMOSトランジスタ335,336のゲート・ソース 間の開放・短絡を行なうスイッチング回路を示す。

【0016】スイッチング回路319は、pMOSトラン ジスタからなり、そのゲートに端子323からディジタル 信号Dが供給される。また、電源電圧VDDは、端子31 8から供給される。カレントミラー回路311は、入力端子 313及び出力端子315を有し、カレントミラー回路312 は、入力端子321及び出力端子317を有している。

【0017】基準電流 I refは、アナログ信号値を定め る電流であり、その電流値は、アナログ信号の最大振幅 を与える電流値をステップ数で除したものである。ステ ップ数は、D/A変換のビット数をkとしたとき、2k -1で表わされる。この基準電流 I refを生成する基準 電流源101の構成を図2に示す。

【0018】基準電流源101は、正相側入力端子と逆相 側入力端子とを有する演算増幅器340と、演算増幅器340 に接続した同じ構造のpMOSトランジスタ341,342及 び基準抵抗Rrefとからなり、その接続点343が演算増幅 器340の逆相側入力端子に接続されている。正相側入力 端子に基準電圧Vrefを入力すると、接続点343の電圧は 基準電圧Vrefと同じになり、Iref=Vref/Rrefの電 流がpMOSトランジスタ341のドレイン電流となる。 ゲートを共通接続したpMOSトランジスタ342のドレ イン電流も同じ電流 I refになる。即ち、基準電圧Vref を使って基準電流Irefが生成される。

【0019】本電流源回路は、スイッチング回路319の 開放・短絡によって次のように動作する。まずスイッチ ング回路319がオン状態の場合、pMOSトランジスタ3 35,336のゲートが端子318へ短絡されるため、p M O S トランジスタ335,336は、強制的にオフ状態になり、第 2のカレントミラー回路312の出力はゼロとなる。ま 40 た、このとき、第1のカレントミラー回路311が出力す る定電流 I o1 (即ちカレントミラー回路312の入力電流 I i2) は、スイッチング回路319を介して端子318へバイ パスされる。

【0020】逆に、スイッチング回路319がオフ状態の 場合、第1のカレントミラー回路311から出力される定 電流 I o1は、p M O S トランジスタ335を流れるため、 pMOSトランジスタ336は動作状態となる。すると、 pMOSトランジスタ335,336の両者のカレントミラー 動作によって定電流 I o1が複製されて第2のカレントミ 【実施例】本発明のD/A変換器の電流源回路の実施例 50 ラー回路312の出力となり、それによって定電流 I o2が

5

得られる。

【0021】電流源回路において電源と接地の間に直列に接続される電圧は、一方が第1のカレントミラー回路の出力側のnMOSトランジスタ334と第2のカレントミラー回路の入力側のpMOSトランジスタ335の各ドレイン・ソース間電圧の2電圧、他方が第2のカレントミラー回路の出力側のpMOSトランジスタ336のドレイン・ソース間電圧と負荷抵抗における最大振幅の2電圧となる。言い換えると、電源と接地の間に直列に接続される電圧形成の素子数が従来の3から2になる。以上 10にから、より低い電源電圧で定電流動作が可能な、即ち、定電流動作領域を拡大した電流源を得ることができる。

【OO22】以上の電流源回路を用いた本発明のD/A 変換器の実施例を次に説明する。D/A変換器のブロッ ク構成を図3に示す。D/A変換器は、上位ビットと下 位ビットに分けて構成するもので、図3において、109 は、上位ビットのための電流源マトリクス型D/A変換 器(以下「上位変換器」と略称する)、105は、変換器10 9の主要部となる定電流動作領域を拡大した電流源マト リクス、112は、下位ビットのための重み付き電流源型 D/A変換器(以下「下位変換器」と略称する)、110 は、変換器112の主要部となる定電流動作領域を拡大し た重み付き電流源群、106,107は、上位ビットのディジ タル信号を電流源マトリクス105を制御する信号に変換 するそれぞれXデコーダ及びYデコーダ、108は、デコ ーダ106,107の出力信号の遅延量を等しくするためのラ ッチ回路、111は、下位ビットのディジタル信号の遅延 量を調節して下位変換器112の変換タイミングを上位変 換器109と一致させるためのラッチ回路、113は終端回路 であり、変換器109、112の出力電流を入力してアナログ 信号電圧を出力する。

【0023】電流源マトリクス105は、図1に示した定電流動作領域を拡大した電流源回路をX行Y列に配列して構成したものである。各電流源回路は、デコーダ106,107の制御により、個々にオン状態又はオフ状態になる。その結果、入力ディジタル信号に応じた個数だけの電流源回路がオン状態になり、所定の電流が取り出される

【 0 0 2 4 】重み付き電流源群110は、詳細を後で述べるが、図1に示した定電流動作領域を拡大した電流源回路に重みを付けた複数の重み付き電流源回路を配置したもので、重みがあるため入力ディジタル信号は、デコーダを経ずに直接電流源回路のオン・オフを制御する。 【 0 0 2 5 】本実施例のD/A変換器は、入力するディジタル信号のビット数を10ビットとし、その上位7ビ

【0025】本美施例のD/A変換器は、人刀するティジタル信号のビット数を10ビットとし、その上位7ビットを上位変換器109で変換し、下位ビットを下位変換器112で変換した。

【0026】このような上、下位ビット構成のD/A変換器の構成を図4に示す。図4において、201はD/A

6

変換器、202は、ディジタル信号(D9~D0)の入力 端子、213は、電流源マトリクス105を構成する定電流動 作領域を拡大した電流源回路、216~218は、重み付き電 流源群110を構成する定電流動作領域を拡大した重み 付き電流源回路、206は電流電圧変換器113の出力端子、 220は、ラッチ回路108,111の変換タイミングを制御す るための制御信号を示す。なお、制御信号220の制御に よって、出力端子206のアナログ電圧出力は、次の制御 信号入力がある迄、前の変換結果が保持される。また、 ラッチ回路108,111は変換タイミングを合わせることに よって、制御信号やビット間の遅延ばらつきによって発 生するスパイク状波形の雑音が抑えられる。

【0027】基準電流源101は、電流値 I のの基準電流 I refを生成し、変換器109,112の各電流源回路は、これを複製、拡大した電流を出力する。電流値 I のは、本D / A変換器が表わし得る最小振幅の電流であり、アナログ最大振幅は、全ての電流源回路がオン状態になったときに得られ、その大きさは $1023(=2^k-1)$,k=10)I oとなる。

【0028】電流源マトリクス105を構成する電流源回路213は、127個あり、8行16列に1個を減じて配置した。この配置に限らず、16行8列(1個減)や1行127列とすることが可能である。1個を減ずるのは、この1個分の電流を下位ビットが賄うからである。【0029】上位変換器109における電流源回路213のそれぞれは、各々の制御信号に応じ、電流値Ioの基準電流Irefを拡大して電流値8Ioの電流を出力するか、又は停止する。従って入力ディジタル信号202の値に対して0~127のいずれかの整数mを対応させると、、電流源マトリクスは、8mIoの電流を出力する。

【0030】次に、重み付き電流源群110を構成する重み付き電流源回路216~218は、ディジタル信号D2~D0の入力により、ビットの重みに対応した電流を出力するか又は停止する。ディジタル信号D2~D0は、電流に重み付けがあるためににデコードの必要がなく、ラッチ回路111を介して直接個々の電流源回路のオン・オフを制御する。電流 I oは、各電流源によって重みを付けて複写され、それぞれ電流源回路216は4 I oの電流を、電流源217は2 I oの電流を、電流源218は I oの電流を出40力するか、又は停止する。

【0031】入力のディジタル信号D2~D0の各ビットの値に対する出力電流は、例えば入力値(D2 D1 D0)が(000)ならば出力電流は0、(001)ならばIo、(010)ならば2Ioの電流が流れる。以後、入力値が1増加する毎に出力電流はIoづつ増え、入力値が(111)のときに7Ioの電流が流れる。【0032】次に、127個の電流源回路213を行列状に配置して構成した電流源マトリクス105を含む上位変換器109について、その実際の回路を図5に示す。以50下、同図を図1を合わせて参照しながら説明する。図5

において、403は、第1のカレントミラー回路311の入力端子313に相当する端子、404~408は、同じく第1のカレントミラー回路311の n M O S トランジスタ333、334に相当するトランジスタ、409~416は、第2のカレントミラー回路312の p M O S トランジスタ335、336に相当するトランジスタ、417~420は、電流源回路のオン・オフを制御するスイッチング回路319を構成する p M O S トランジスタを示す。また、421は、図4に示した電流電圧変換器113の有する負荷抵抗、422は、同じく図4に示したXデコーダ106、Yデコーダ107及びラッチ回路10 8からなる電流源選択回路を示す。

【0033】基準電流源101は、入力端子403に接続され、出力の基準となる電流値 I oを供給する。n MOSトランジスタ404は、同じくn MOSトランジスタ405~408の各々と対になって、トランジスタ404自身を入力側素子として、またトランジスタ405~408の各々を出力側素子として、第1のカレントミラー回路を形成する。n MOSトランジスタ404~408は、全て同一サイズ、同一形状で特性を揃えたものとすると、これらのカレントミラー動作により、n MOSトランジスタ405~408の各ドレイン電流は、I oで等しくなる。

【0034】一方、pMOSトランジスタの409と410のペア、411と412のペア、413と414のペア及び415と416のペアは、それぞれ第2のカレントミラー回路423~426を構成する。ここで、前記pMOSトランジスタのペアにおいてペア同士の形状、特性を同じにし、チャネル幅のみ410は409に対して、412は411に対して、414は413に対して、416は415に対してそれぞれ8倍の大きさとしたので、カレントミラー回路423~426は、第1のカレントミラー回路から入力される電流 Ioを8倍に拡大して複製する。そのため、各出力電流は、それぞれ8 Ioとなる。

【0035】また、カレントミラー回路423~426の各々の共通ゲートと電源端子427(即ち、pMOSトランジスタ409~416のソース)との間にpMOSトランジスタ417~420のドレイン、ソースを接続している。これらpMOSトランジスタ417~420のゲートは、電流源選択回路422へ接続され、D9~D3の入力データ102に対応した制御信号が供給される。制御信号は、"0"の時に電位が接地電位GND、"1"のとき電位が電源電位VDDになる。

【0036】pMOSトランジスタ417~420は、図1に示したスイッチング回路319の役割を果たすが、それらによるスイッチング動作をトランジスタ417の場合を例として説明する。<math>pMOSトランジスタ417のゲート電位が接地電位GNDのときにトランジスタ417がオン状態となってそのドレイン・ソース間が短絡状態となるため、pMOSトランジスタ409, 410は、ともにオフ状態となり、出力電流がゼロとなる。このとき、第1のカレントミラー回路のnMOSトランジスタ405から入力さ

れる電流は、電源端子427ヘバイパスされるので、第1のカレントミラー回路の出力は、遮断されることなく電流値10を維持し続ける。

【0037】一方、pMOSトランジスタ417のゲート電位が電源電位VDDの場合は、トランジスタ417がオフ状態になり、そのドレイン・ソース間が開放状態となるため、第1のカレントミラー回路のnMOSトランジスタ405から入力される電流 Ioは、第2のカレントミラー回路423の入力側素子即ちpMOSトランジスタ409に流れる。このとき、トランジスタ409において電流 Ioに対応したゲート・ソース間電圧が発生するが、この電圧はトランジスタ410のゲート・ソース間電圧と共通であり、またトランジスタ410は、トランジスタ409と形状、特性を揃え、チャネル幅のみ8倍としているから、トランジスタ410のドレイン電流は、8 Ioとなる。即ち、第2のカレントミラー回路423の出力電流が8 Ioとして出力される。

【0038】以上のように、図4の電流源回路213は、 図5において波線枠428内のトランジスタ405,409,41 20 0,417の一組で構成される。また、図4の中で電流源回 路213は、127個を用いたが、図5では複雑さを避け るため、その内の4個を並列に配置して示した。

【0039】このような各電流源回路の出力端子は、全て上位変換器109の出力端子429に接続されており、各電流源からの出力電流が出力端子429において加算される。従って、上位変換器109の出力電流は、D9~D3による入力ディジタルデータの値0~127に対していずれかの整数mを対応させると、8m Ioとなる。そして、この出力電流は、電流電圧変換器113をなす負荷抵30 抗421によって電圧に変換されて出力される。

【0040】ここで、電流源回路213を図1の構成とする効果について、図5の上位変換器109の場合を例に説明する。各電流源回路の間の出力電流のばらつきは、第1のカレントミラー回路の出力電流間(nMOSトランジスタ405~408のドレイン電流)のばらつき及び各第2のカレントミラー回路での入力側素子と出力側素子(例えばpMOSトランジスタ409と同410)との整合性によって決まる。ここで重要な点は、各電流源回路の間の出力電流のばらつきにとって、各第2のカレントミラー回路(423~426)の間の整合性は問題でなく、あくまでも個々の第2のカレントミラー回路における入力側素子と出力側素子との整合が必要とされることである。

【0041】第1のカレントミラー回路を構成するnMOSトランジスタ405~408は、127個あるためにチップ上である程度の面積を必要とし、一方の末端からもう一方の末端まで素子間の距離は必然的に大きくなる。従って、素子特性のばらつきやGND電位の勾配もそれに伴って大きくなることが避けられない。そのばらつきの影響を軽減するため、従来と同様、nMOSトランジス50夕405~408のドレイン・ソース間電圧を高くする必要が

ある。

【0042】しかし、各第2のカレントミラー回路にお いては、入力側素子と出力側素子を非常に近接して配置 することが容易であり、それによって両素子間のばらつ きを抑えることが可能となるので、定電流動作確保に必 要なドレイン・ソース間電圧を低減することができる。 そこで生じた電圧の余裕をnMOSトランジスタ405~4 08のドレイン・ソース間電圧に与えることができ、全体 として電源電圧を高めることなく第1のカレントミラー 回路側で発生するばらつきを抑えることができる。

【0043】即ち、本発明の電流源回路は、電源と接地 の間に直列接続される電圧形成の素子数が2となること に加えて、第2のカレントミラー回路のpMOSトラン ジスタ409~416のドレイン・ソース間電圧の低減が可能 になるという従来に見られない特徴を有し、D/A変換 器の電源電圧を大幅に下げることが可能となる。

【0044】次に、図4に示した重み付き電流源回路21 6~218は、図1に示した第2のカレントミラー回路312 の出力側PMOSトランジスタ336をそれぞれの重みに 応じた個数の並列接続トランジスタに置き換えることに 20 よって実現することができる。

【0045】そのような重み付き電流源回路216~218を 有する下位変換器112の実際の回路を図6に示す。

【0046】同図において、nMOSトランジスタ502 は、n M O S トランジスタ503~5 0 5 の各々と対にな ると共に、トランジスタ502が入力側素子となり、ト ランジスタ503~505の各々が出力側素子となって第1の カレントミラー回路が構成される。基準電流源101は、 第1のカレントミラー回路の入力端子506に接続され、 出力の基準となる電流Ioを供給する。ここで、nMO Sトランジスタ502~505は、全て同一サイズ、同一形状 で特性を揃えたものとすると、これらのカレントミラー 動作により、トランジスタ503~505のドレイン電流、即 ち第1のカレントミラー回路の出力電流は、Ioで等し くなる。

【0047】一方、pMOSトランジスタ507~516につ いては、トランジスタ507とトランジスタ508~511の組 み合わせ、トランジスタ512とトランジスタ513,514の 組み合わせ、トランジスタ515とトランジスタ516の組み 合わせは、それぞれ第2のカレントミラー回路517~519 40 めの回路ブロック図。 を構成する。ここで、各組み合わせ内のトランジスタの 形状、特性を等しく揃えると、カレントミラー回路517 ~519は、前記第1のカレントミラー回路からの入力電 流Ioをトランジスタの個数の比例して拡大して複製す る。即ち、カレントミラー回路517~519の出力電流は、 それぞれ、4 Io、2 Io、Ioと定まる。

【0048】また、第2のカレントミラー回路517~519 の各々の共通ゲートと電源端子427との間にp MOSト ランジスタ521~523のドレイン、ソースを接続してい る。これらpMOSトランジスタのゲートには、入力デ 50 群、112…重み付き電流源型D/A変換器、113…電流電

1.0

ィジタル信号D2~D0が供給され、各ゲートは、

"0"のとき接地電位GND、"1"のとき電源電位V DDになる。これらp MOSトランジスタは、図1に示 したスイッチング回路319の役割を果たすが、それらに よるスイッチング動作は、前記上位変換器109の動作で 説明したものと全く同様である。

【0049】以上の構成において、それぞれ、カレント ミラー回路517を中心に重み付き電流源回路216が、カレ ントミラー回路518を中心に重み付き電流源回路217が、 10 カレントミラー回路519を中心に重み付き電流源回路218 が形成される。このような重み付き電流源回路216~218 の出力端子は、全て下位変換器112の出力端子524に接続 されており、各電流源回路からの出力電流は出力端子52

【0050】最終的にこの出力電流は、上位変換器109 の出力端子429へ供給されて上位7ビットの変換出力電 流と加算され、電流電圧変換器113をなす負荷抵抗421に てアナログ信号電圧が得られる。

【0051】以上によって、本発明のD/A変換器は、 電源と接地の間に直列に接続する電圧形成の素子数が2 になり、電源に従来よりも低い電圧を採用することが可 能になる。

[0052]

4にて加算される。

【発明の効果】本発明によれば、電源と接地の間に直列 に接続する電圧形成の素子数が従来の3から2に減少す るので、電流源回路の動作確保に必要な電源電圧を低減 することが可能になる。それにより、低い電源電圧で動 作する低消費電力のD/A変換器を実現することができ る。電源電圧の低減によってD/A変換器を含むLSI 30 の素子の低耐圧化、即ち製造プロセスの微細化が可能に なり、高集積大規模のLSIを実現することができる。 【図面の簡単な説明】

【図1】本発明に係るD/A変換器の電流源回路の一実 施例を説明するための回路図。

【図2】電流源回路の基準電流源を説明するための回路

【図3】本発明のD/A変換器の一実施例を説明するた めの回路概念図。

【図4】本発明のD/A変換器の一実施例を説明するた

【図5】図4に示したD/A変換器の電流源マトリクス 型D/A変換器を説明するための回路図。

【図6】図4に示したD/A変換器の重み付き電流源型 D/A変換器を説明するための回路図。

【図7】従来のD/A変換器の電流源回路の例を説明す るための回路図。


【符号の説明】

101…基準電流源、105…電流源マトリクス、109…電流 源マトリクス型D/A変換器、110…重み付き電流源


12

圧変換器、213…電流源回路、216~218…重み付き電流源回路、311、312、423~426、517~519…カレントミラー回路、333、334、404~408、502~505…nMOSトラ


ンジスタ、335, 336, 409~420, 507~516, 521~523··· pMOSトランジスタ、319···スイッチング回路。




【図3】



【図6】





【図5】

